


NMOSリニアイメージセンサ

S3922/S3923シリーズ



電流積分型読み出し回路・インピーダンス変換回路を内蔵, 電圧出力型

NMOSリニアイメージセンサは、マルチチャンネル分光光度計用の検出器として設計された自己走査型フォトダイオードアレイです。走査回路は、NチャンネルMOSトランジスタで構成され、低消費電力駆動が可能のため、取り扱いが容易です。各フォトダイオードの受光面積が大きく高い紫外感度をもつうえ、雑音が極めて小さいので微弱な入射光に対してもS/Nの高い信号が得られます。S3922/S3923シリーズは、ビデオラインを利用した電流積分型読み出し回路およびインピーダンス変換回路を内蔵しています。扱いやすいボックス波形で信号出力しますので、外付けの読み出し回路の構成が簡単になります。S3922シリーズは50 μm \times 0.5 mm、S3923シリーズは25 μm \times 0.5 mmのフォトダイオードが直線的に並んでいます。画素数は、128 (S3922-128Q)、256 (S3922-256Q、S3923-256Q)、512 (S3922-512Q、S3923-512Q)、1024 (S3923-1024Q)のそれぞれ3種類ずつがあります。受光窓は、石英を標準品としています。


特長

- ビデオライン容量を利用した電流積分型読み出し回路およびインピーダンス変換回路を内蔵 (ボックス波形出力)
- 広い受光面
画素ピッチ: 50 μm (S3922シリーズ)
画素ピッチ: 25 μm (S3923シリーズ)
画素高さ: 0.5 mm
- フォトダイオードの紫外感度が高く、紫外線照射に対して特性が安定している
- 低暗電流、大飽和電荷量のため、常温で長い蓄積時間と広いダイナミックレンジが得られる
- 優れたユニフォミティ (感度の均一性)
- 低電圧・単一電源駆動が可能
- スタートパルス、クロックパルス、およびビデオラインリセットパルスは、CMOSロジックコンパチブル


用途

- マルチチャンネル分光測光
- イメージリードアウトシステム

等価回路



受光部の構造



S3922シリーズ: a=50 μm , b=45 μm
S3923シリーズ: a=25 μm , b=20 μm

■ 絶対最大定格

項目	記号	定格値	単位
印加電圧	Vdd	15	V
入力パルス ($\phi 1, \phi 2, \phi st, \text{Reset } \phi$) 電圧	V ϕ	15	V
消費電力*1	P	10	mW
動作温度*2	Topr	-40 ~ +65	°C
保存温度	Tstg	-40 ~ +85	°C

*1: Vdd=5 V, Vr=2.5 V

*2: 結露なきこと

■ 形状仕様

項目	S3922-128Q	S3922-256Q	S3922-512Q	S3923-256Q	S3923-512Q	S3923-1024Q	単位
画素数	128	256	512	256	512	1024	-
パッケージ長	31.75		40.6	31.75		40.6	mm
ピン数	22			22			-
窓材	石英			石英			-
質量	3.0		3.5	3.0		3.5	g

■ 仕様 (Ta=25 °C)

項目	記号	S3922シリーズ			S3923シリーズ			単位
		Min.	Typ.	Max.	Min.	Typ.	Max.	
画素ピッチ	-	-	50	-	-	25	-	μm
画素高さ	-	-	0.5	-	-	0.5	-	mm
感度波長範囲 (ピークの10%)	λ	200 ~ 1000			200 ~ 1000			nm
最大感度波長	λ_p	-	600	-	-	600	-	nm
フォトダイオード暗電流*3	Id	-	0.08	0.15	-	0.04	0.08	pA
フォトダイオード容量*3	Cph	-	3.6	-	-	1.8	-	pF
飽和露光量*3 *4	Esat	-	220	-	-	220	-	$\text{mJ} \cdot \text{s}$
飽和電荷量*3	Qsat	-	10	-	-	5	-	pC
飽和出力電圧*3	Vsat	-	900 (-128Q)	-	-	420 (-256Q)	-	mV
		-	670 (-256Q)	-	-	280 (-512Q)	-	
		-	460 (-512Q)	-	-	160 (-1024Q)	-	
感度不均一性*5	PRNU	-	-	± 3	-	-	± 3	%

*3: リセットV=2.5 V, Vdd=5.0 V, V ϕ =5.0 V

*4: 2856 K, タングステンランプ

*5: 飽和の50%, スタート画素と最終画素を除く

■ 電気的特性 (Ta=25 °C)

項目	記号	条件	S3922シリーズ			S3923シリーズ			単位
			Min.	Typ.	Max.	Min.	Typ.	Max.	
クロックパルス電圧 (φ1, φ2)	High	Vφ1, Vφ2 (H)	4.5	5	10	4.5	5	10	V
	Low	Vφ1, Vφ2 (L)	0	-	0.4	0	-	0.4	V
スタートパルス電圧 (φst)	High	Vφst (H)	4.5	Vφ1	10	4.5	Vφ1	10	V
	Low	Vφst (L)	0	-	0.4	0	-	0.4	V
リセットパルス電圧 (Reset φ)	High	Vrφ (H)	4.5	Vφ1	10	4.5	Vφ1	10	V
	Low	Vrφ (L)	0	-	0.4	0	-	0.4	V
ソースフォロア回路ドレイン電圧	Vdd		4.5	Vφ	10	4.5	Vφ	10	V
リセット電圧 (リセットV)*6 *7	Vr		2.0	Vφ - 2.5	Vφ - 2.0	2.0	Vφ - 2.5	Vφ - 2.0	V
飽和コントロールゲート電圧	Vscg		-	0	-	-	0	-	V
飽和コントロールドレイン電圧*7	Vscd		-	Vr	-	-	Vr	-	V
クロックパルス (φ1, φ2)上昇/下降時間	trφ1, trφ2 tfφ1, tfφ2		-	20	-	-	20	-	ns
クロックパルス (φ1, φ2)パルス幅	tpwφ1, tpwφ2		200	-	-	200	-	-	ns
スタートパルス (φst)上昇/下降時間	trφst, tfφst		-	20	-	-	20	-	ns
スタートパルス (φst)パルス幅	tpwφst		200	-	-	200	-	-	ns
リセットパルス上昇/下降時間	trrφ, tfrφ		-	20	-	-	20	-	ns
スタートパルス (φst)ークロックパルス (φ2)間オーバーラップ	tφov		200	-	-	200	-	-	ns
クロックパルス (φ2)ーリセットパルス (Reset φ)間オーバーラップ	tφovr		660	-	-	660	-	-	ns
クロックパルス (φ2)ーリセットパルス (Reset φ)遅延時間	tdφr-2		50	-	-	50	-	-	ns
クロックパルス (φ1, φ2)スペース*8	X1, X2		trf - 20	-	-	trf - 20	-	-	ns
クロックパルス (φ2, Reset φ)スペース	tsφr-2		0	-	-	0	-	-	ns
シフトレジスタ動作周波数*9	f		0.1	-	500	0.1	-	500	kHz
ビデオ遅延時間	tvd	飽和の50%*9	-	100 (-128 Q)	-	-	100 (-256 Q)	-	ns
			-	150 (-256 Q)	-	-	150 (-512 Q)	-	ns
			-	200 (-512 Q)	-	-	200 (-1024 Q)	-	ns
クロックパルス (φ1, φ2)ライン容量	Cφ	5 V バイアス	-	21 (-128 Q)	-	-	27 (-256 Q)	-	pF
			-	36 (-256 Q)	-	-	50 (-512 Q)	-	pF
			-	67 (-512 Q)	-	-	100 (-1024 Q)	-	pF
リセットパルス (Reset φ)ライン容量	Cr	5 V バイアス	-	6	-	-	6	-	pF
			-	12 (-128 Q)	-	-	12 (-256 Q)	-	pF
			-	20 (-256 Q)	-	-	24 (-512 Q)	-	pF
飽和コントロールゲート(Vscg)ライン容量	Cscg	5 V バイアス	-	35 (-512 Q)	-	-	45 (-1024 Q)	-	pF
			-		-	-		-	
出力インピーダンス	Zo	Vdd=5 V Vr=2.5 V	-	200	-	-	200	-	Ω

*6: Vφは入力パルス電圧 (P.7「リセットV電圧マージン」参照)。


*7: リセットVと飽和コントロールドレインは7番ピンを共用しています。

*8: trfはクロックパルスの上昇/下降時間。クロックパルスの上昇/下降時間が20 ns以上かかる場合は (上昇/下降時間 - 20) ns以上のクロックスパルススペースを入れてください(P.7「駆動回路のタイミング図」参照)。

*9: リセットV=2.5 V, Vdd=5.0 V, Vφ =5.0 V

外形寸法図 (単位: mm)


S3922-128Q, S3923-256Q



* 石英窓の表面から受光面までの寸法

KMPDA0108JB


S3922-256Q, S3923-512Q



* 石英窓の表面から受光面までの寸法

KMPDA0109JB


S3922-512Q, S3923-1024Q



* 石英窓の表面から受光面までの寸法

KMPDA0110JB

ピン接続




Vss, Vsub, NCは接地してください。

KMPDC0025JA


端子名	入出力	機能、および推奨接続
$\phi 1, \phi 2$	入力 (CMOSロジックコンパチブル)	MOSシフトレジスタを動作させるためのパルスです。ビデオ出力信号は、 $\phi 2$ に同期して得られるため、クロックパルス周波数とビデオデータレートは同一になります。
ϕst	入力 (CMOSロジックコンパチブル)	MOSシフトレジスタの動作を開始させるためのパルスです。スタートパルスの間隔と信号蓄積時間は同一となります。
Vss	-	フォトダイオードのアノードに接続されています。接地してください。
Vscg	入力	ブルーミングの抑制に使用します。接地してください。
リセット ϕ	入力 (CMOSロジックコンパチブル)	ハイレベルでビデオラインはリセットV電圧にリセットされます。
リセットV	入力	リセットV端子はビデオラインを経てアドレスオンで各フォトダイオード・カソードに接続されます。フォトダイオードを逆バイアスの状態で使用するためにリセットV端子を正にバイアスします。 $\phi 1, \phi 2, \text{リセット}\phi$ の大きさが5 Vならば、リセットV電圧は2.5 Vを推奨します。 リセットVとVscdは7番端子を併用しています。
Vscd	入力	ブルーミングの抑制に使用します。リセットVと同一の印加電圧を必要とします。
アクティブビデオ	出力	ビデオ出力信号です。内部で電流-電圧変換後、低インピーダンスで出力されています。負極性出力でDCオフセットがあります。
ダミービデオ	出力	アクティブビデオと構造は同一ですが、フォトダイオードはありませんのでDCオフセットのみが出力されます。必要としない場合は、オープンにしてください。
Vsub	-	シリコン基板に接続されています。接地してください。
Vdd	入力	内部のインピーダンス変換回路への供給電圧です。各クロック振幅と同じ大きさの電圧を印加してください
エンドオブスキャン	出力 (CMOSロジックコンパチブル)	10 k Ω の抵抗で5 Vにプルアップしてください。負極性。最後のフォトダイオードがアドレスされた次のタイミングの $\phi 2$ に同期して現れます。
NC	-	接地してください。

■ 分光感度特性 (代表例)




KMPDB0149JA

出力電圧—露光量



KMPD01203A



KMPD01213A

■ イメージセンサの構成

NMOSリニアイメージセンサは、シリコンの単一基板上にMOSTランジスタから成る走査回路と、フォトダイオードアレイ、各フォトダイオードをアドレスするためのスイッチングトランジスタアレイが集積されたものです。P.1「**■**等価回路」に回路構成を示します。

MOS走査回路は低消費電力型で、スタートパルスと2相のクロックパルスにより走査パルス列を発生し、各アドレススイッチを順次オン状態にします。アドレススイッチは、フォトダイオードをソース、ビデオラインをドレイン、走査パルス入力部をゲートとするNMOSトランジスタにより構成されています。

フォトダイオード部は、電荷蓄積モードで動作するため、露光量 (光の強さ × 蓄積時間) に比例した出力が得られます。おのおののセルは、アクティブフォトダイオードとダミーダイオードから成り、それぞれスイッチングトランジスタを経てアクティブビデオラインとダミービデオラインに接続されています。また、おのおののアクティブフォトダイオードは、飽和コントロールゲートを経て飽和コントロールドレインにも接続されているため、飽和コントロールゲートを接地することにより、フォトダイオードのブルーミングが抑制されます。また飽和コントロールゲートにパルス信号を加えることにより、一斉リセットを行うことも可能です (P.8「**■**補助機能」参照)。

P.1「**■**受光部の構造」にフォトダイオード受光部の構造図を示します。フォトダイオード部は、P型基板とその上のN型拡散層から形成されています。信号電荷は、このPN接合容量に蓄積されます。N型拡散層は紫外感度が高く、暗電流が小さくなるように工夫されています。

■ 駆動回路

シフトレジスタの駆動には、スタートパルスφstおよび2相クロックパルスφ1, φ2が必要です。スタートパルスおよびクロックパルスの極性はともに正であり、CMOSロジックコンパチブルです。

2相クロックパルスφ1, φ2は、完全に分離していても相補な関係にあっても構いませんが、両パルスが同時にハイになる時間がないようにしてください。


φ1, φ2の上昇/下降時間が20 ns以上かかる場合は、(上昇/下降時間 - 20) ns以上のクロックパルススペース (P.7「**■**駆動回路のタイミング図」: X1, X2)を入れるようにしてください。またφ1, φ2とも、最低200 nsの保持が必要です。フォトダイオードの信号は、φ2の各立ち上がりに同期して現れるため、クロックパルスの周波数とビデオデータレートは等しくなります。

スタートパルスφstの大きさはφ1, φ2と同じであり、ハイレベルでシフトレジスタが動作を始め、信号読み出しを開始するため、スタートパルスの間隔と信号蓄積時間は等しくなります。φstは、最低200 nsの保持が必要で、φ2と最低200 nsオーバーラップしていなければなりません。さらに、シフトレジスタを正常に動作開始させるためには、φstがハイレベルの間に、φ2は一度だけハイレベルからローレベルに変化しなければいけません。各パルスのタイミングをP.7「**■**駆動回路のタイミング図」に示します。


■ エンドオブスキャン

エンドオブスキャン (EOS)は、10 kΩの抵抗でEOS端子を5 Vにプルアップすることにより、最後のフォトダイオードがアドレスされた次のタイミングのφ2に同期して現れます。

■ 駆動回路のタイミング図



■ リセットV電圧マージン



KMPDB00473A

■ 信号読み出し回路


S3922/S3923シリーズは、ビデオライン容量を利用した電流積分回路およびインピーダンス変換回路を内蔵していますので、信号読み出し回路を簡略化することができます。ただし、NMOSリニアイメージセンサのアノードは0 V (V_{ss})のため、必ずビデオラインには正のバイアスを与えなければなりません。これを達成するためにはリセット ϕ 端子に適切なパルスを加えます。パルスの大きさは、 ϕ_1 , ϕ_2 , ϕ_{st} と同一とします。

リセット ϕ をハイレベルにすると、ビデオラインはリセットV電圧に設定されます。「リセットV電圧マージン」にリセットV電圧のマージンを示します。クロックパルスの振幅が大きい程リセットV電圧を大きく設定でき、飽和電荷量を大きくすることができます。また、リセットV電圧を小さく、クロックパルス振幅を大きく設定すれば、ビデオ出力波形の上昇/下降時間を短くすることができます。 ϕ_1 , ϕ_2 , ϕ_{st} およびリセット ϕ の大きさが5 Vならば、リセットV電圧は2.5 Vを推奨します。

また、安定した出力を得るためには、必ずリセット ϕ と ϕ_2 のオーバーラップを設けてください。(ϕ_2 ハイの間にリセット ϕ は立ち上がるようにします。)さらに ϕ_2 がローの間にリセット ϕ は立ち下がる必要があります。


S3922/S3923シリーズはともに、信号出力波形はリセットV=2.5 Vの時で約1 VのDCオフセットがあり、また負極性のボックス波形になります。したがって信号処理前に、このDCオフセットを除去し、正極性出力に直す方が適当な場合、P.8「読み出し回路例」、「タイミングチャート」の信号読み出し回路、パルスタイミングを推奨します。この場合Rsは必ず10 k Ω 以上を使用してください。またRf/Rsでゲインが決まるため、用途にあったRfを選択してください。

読み出し回路例



KMPDC0027JA

タイミングチャート



KMPDC0028EA

アンチブルーミング機能

部分的にでも飽和露光量以上の照射が行われる場合は、飽和電荷量を越えて信号電荷をフォトダイオードに蓄積させることはできないため、余分の電荷はビデオラインに溢れ出し信号の純度は劣化します。リセットVと同一の電圧を飽和コントロールドレインに与え、飽和コントロールゲートを接地することにより、余剰電荷は飽和コントロールドレインより排出されるため信号の純度の劣化を避けることができます。入射光の強度が極端に強い場合は、飽和コントロールゲートを正にバイアスします。飽和コントロールゲートに加えるバイアスが大きいほど過飽和電荷を制御する機能は高まりますが、飽和電荷量が低下しますので適切なバイアス値を選択することが肝要です。

補助機能

1) 一斉リセットとしての動作

通常の動作では、フォトダイオードに蓄積されている電荷は信号読み出しによってリセットされますが、S3922/S3923シリーズは信号読み出し以外の経路でフォトダイオード電荷のリセットを行うことができます。これは、飽和コントロールゲートに適切なパルスを加えることにより達成されます。パルス電圧は、 $\phi 1$, $\phi 2$, ϕst , リセット ϕ と同一、パルス幅は5 μs 以上としてください。

飽和コントロールゲートがハイレベルに設定されると、すべてのフォトダイオードは飽和コントロールドレイン電位に一斉にリセットされます。逆に飽和コントロールゲートがローレベル (0 V) に設定されると、リセット機能は働かず、フォトダイオードでは信号電荷の蓄積が行われます。

2) ダミービデオ

S3922/S3923シリーズは、ダミービデオラインを備えています。アクティブビデオラインとダミービデオラインの出力を差動増幅することにより、DCオフセットを除去した正極性のビデオ信号を得ることができます。必要としない場合は無接続としてください。

NMOSリニアイメージセンサ使用上の注意

1) 静電気対策

NMOSリニアイメージセンサには静電気に対する保護がなされていますが、静電気による破壊を未然に防ぐために静電気防止対策を実施してください。

2) 入射窓

入射窓ガラスの表面にゴミや汚れが付着しますと画像に黒キズとして現れます。使用する際は、ガラス表面を清掃してください。清掃時に、乾いた布や綿棒などでこすりますと静電気発生の原因となりますから、アルコールなどの有機溶剤を少量含ませた柔らかい布、紙、または綿棒などでゴミや汚れを拭き取り、シミが残らぬよう圧搾気体を吹き付けてください。

■ 関連情報

www.hamamatsu.com/sp/ssd/doc_ja.html

■ 注意事項

- ・ 製品に関する注意事項とお願い
- ・ イメージセンサ／使用上の注意

本資料の記載内容は、平成29年3月現在のものです。

製品の仕様は、改良などのため予告なく変更することがあります。本資料は正確を期するため慎重に作成されたものですが、まれに誤記などによる誤りがある場合があります。本製品を使用する際には、必ず納入仕様書をご用命の上、最新の仕様をご確認ください。

本製品の保証は、納入後1年以内に瑕疵が発見され、かつ弊社に通知された場合、本製品の修理または代品の納入を限度とします。ただし、保証期間内であっても、天災および不適切な使用に起因する損害については、弊社はその責を負いません。

本資料の記載内容について、弊社の許諾なしに転載または複製することを禁じます。

浜松ホトニクス株式会社

www.hamamatsu.com

仙台営業所	〒980-0021	仙台市青葉区中央3-2-1 (青葉通プラザ11階)	TEL (022) 267-0121	FAX (022) 267-0135
筑波営業所	〒305-0817	茨城県つくば市研究学園5-12-10 (研究学園スクウェアビル7階)	TEL (029) 848-5080	FAX (029) 855-1135
東京営業所	〒105-0001	東京都港区虎ノ門3-8-21 (虎ノ門33森ビル5階)	TEL (03) 3436-0491	FAX (03) 3433-6997
中部営業所	〒430-8587	浜松市中区砂山町325-6 (日本生命浜松駅前ビル)	TEL (053) 459-1112	FAX (053) 459-1114
大阪営業所	〒541-0052	大阪市中央区安土町2-3-13 (大阪国際ビル10階)	TEL (06) 6271-0441	FAX (06) 6271-0450
西日本営業所	〒812-0013	福岡市博多区博多駅東1-13-6 (竹山博多ビル5階)	TEL (092) 482-0390	FAX (092) 482-0550

固体営業推進部 〒435-8558 浜松市東区市野町1126-1 TEL (053) 434-3311 FAX (053) 434-5184